电子器件
電子器件
전자기건
JOURNAL OF ELECTRON DEVICES
2005年
2期
407-410
,共4页
LDV+IC5.0%Verilog%Verilog-A%电路模型%仿真
LDV+IC5.0%Verilog%Verilog-A%電路模型%倣真
LDV+IC5.0%Verilog%Verilog-A%전로모형%방진
分析LDV+IC5.0仿真工具在混合信号IC设计中的应用以及同Spice仿真工具联合使用来缩短设计周期并保证精度,同时重点分析了模拟硬件电路行为描述语言Verilog-A模型结构并基于verilog和Verilog-A语言实现了数字信号激励, 数模转换器(DAC)的电路模型建立,在Cadence仿真器中实现仿真验证.
分析LDV+IC5.0倣真工具在混閤信號IC設計中的應用以及同Spice倣真工具聯閤使用來縮短設計週期併保證精度,同時重點分析瞭模擬硬件電路行為描述語言Verilog-A模型結構併基于verilog和Verilog-A語言實現瞭數字信號激勵, 數模轉換器(DAC)的電路模型建立,在Cadence倣真器中實現倣真驗證.
분석LDV+IC5.0방진공구재혼합신호IC설계중적응용이급동Spice방진공구연합사용래축단설계주기병보증정도,동시중점분석료모의경건전로행위묘술어언Verilog-A모형결구병기우verilog화Verilog-A어언실현료수자신호격려, 수모전환기(DAC)적전로모형건립,재Cadence방진기중실현방진험증.
