电子器件
電子器件
전자기건
JOURNAL OF ELECTRON DEVICES
2012年
5期
504-508
,共5页
余国义%张乐%郑梅军%钟建福
餘國義%張樂%鄭梅軍%鐘建福
여국의%장악%정매군%종건복
运算放大器%超宽共模输入范围%输入级%CMOS工艺
運算放大器%超寬共模輸入範圍%輸入級%CMOS工藝
운산방대기%초관공모수입범위%수입급%CMOS공예
在分析传统CMOS宽共模输入级结构基础上,设计了一种新型CMOS电路结构实现超宽共模输入范围(ICMR)的运算放大器.此设计通过提取输入共模电平与参考共模电平比较放大,反馈到输入信号端,使信号在放大前共模电平趋近参考共模电平,可扩大输入共模电平范围,并有利于OP core性能保持稳定.电路采用TSMC 0.13 μm CMOS工艺进行设计,利用Cadence仿真,结果表明:在3.3V电源电压下,输入共模范围为-1.5 V～4.8 V,开环增益为74 dB,单位增益带宽为11.4MHz,相位裕度为74°.
在分析傳統CMOS寬共模輸入級結構基礎上,設計瞭一種新型CMOS電路結構實現超寬共模輸入範圍(ICMR)的運算放大器.此設計通過提取輸入共模電平與參攷共模電平比較放大,反饋到輸入信號耑,使信號在放大前共模電平趨近參攷共模電平,可擴大輸入共模電平範圍,併有利于OP core性能保持穩定.電路採用TSMC 0.13 μm CMOS工藝進行設計,利用Cadence倣真,結果錶明:在3.3V電源電壓下,輸入共模範圍為-1.5 V～4.8 V,開環增益為74 dB,單位增益帶寬為11.4MHz,相位裕度為74°.
재분석전통CMOS관공모수입급결구기출상,설계료일충신형CMOS전로결구실현초관공모수입범위(ICMR)적운산방대기.차설계통과제취수입공모전평여삼고공모전평비교방대,반궤도수입신호단,사신호재방대전공모전평추근삼고공모전평,가확대수입공모전평범위,병유리우OP core성능보지은정.전로채용TSMC 0.13 μm CMOS공예진행설계,이용Cadence방진,결과표명:재3.3V전원전압하,수입공모범위위-1.5 V～4.8 V,개배증익위74 dB,단위증익대관위11.4MHz,상위유도위74°.
