吉林大学学报（信息科学版）
吉林大學學報（信息科學版）
길림대학학보（신식과학판）
JOURNAL OF JILIN UNIVERSITY(INFORMATION SCIENCE EDITION)
2010年
4期
410-413
,共4页
现场可编程门阵列%图像放大%线性插值%扩展图形阵列
現場可編程門陣列%圖像放大%線性插值%擴展圖形陣列
현장가편정문진렬%도상방대%선성삽치%확전도형진렬
设计一个实时图像放大引擎IP( Intellectual Property )核,该IP核以最小化硬件资源占用和最短的时钟周期消耗,快速实现预定比例的图像放大.用VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)语言描述,可结合到各种显示输出集成电路芯片中.提出一种简化的D1到XGA(Extended Graphics Array)格式转换的有效算法;在此基础上给出算法基于FPGA(Field Programmable Gate Array)上的实现形式和流水线处理结构.实验表明,该设计的图像放大系统可实现在65 帧/s的显示速率下高质量的D1到XGA格式转换,同时很好地保留图像的边缘信息.
設計一箇實時圖像放大引擎IP( Intellectual Property )覈,該IP覈以最小化硬件資源佔用和最短的時鐘週期消耗,快速實現預定比例的圖像放大.用VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)語言描述,可結閤到各種顯示輸齣集成電路芯片中.提齣一種簡化的D1到XGA(Extended Graphics Array)格式轉換的有效算法;在此基礎上給齣算法基于FPGA(Field Programmable Gate Array)上的實現形式和流水線處理結構.實驗錶明,該設計的圖像放大繫統可實現在65 幀/s的顯示速率下高質量的D1到XGA格式轉換,同時很好地保留圖像的邊緣信息.
설계일개실시도상방대인경IP( Intellectual Property )핵,해IP핵이최소화경건자원점용화최단적시종주기소모,쾌속실현예정비례적도상방대.용VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)어언묘술,가결합도각충현시수출집성전로심편중.제출일충간화적D1도XGA(Extended Graphics Array)격식전환적유효산법;재차기출상급출산법기우FPGA(Field Programmable Gate Array)상적실현형식화류수선처리결구.실험표명,해설계적도상방대계통가실현재65 정/s적현시속솔하고질량적D1도XGA격식전환,동시흔호지보류도상적변연신식.
