电子测量技术
電子測量技術
전자측량기술
ELECTRONIC MEASUREMENT TECHNOLOGY
2005年
3期
14-15
,共2页
Viterbi译码器%软判决%回溯%幸存路径
Viterbi譯碼器%軟判決%迴溯%倖存路徑
Viterbi역마기%연판결%회소%행존로경
文中给出基于软判决和回溯法的高速Viterbi译码器的设计和实现.该译码器采用新颖的幸存路径存储结构和回溯解码电路结构,幸存路径的存储器使用普通的单口RAM组成,能有效节省芯片面积;回溯解码电路简单、易实现,提高译码的速度.在Alera Stratix FPGA器件上仅用2500个LE的资源实现了(2,1,7)卷积码的译码器,达到100MHz以上的译码速度,该译码器适用于高速数字通信领域如数字电视广播等.
文中給齣基于軟判決和迴溯法的高速Viterbi譯碼器的設計和實現.該譯碼器採用新穎的倖存路徑存儲結構和迴溯解碼電路結構,倖存路徑的存儲器使用普通的單口RAM組成,能有效節省芯片麵積;迴溯解碼電路簡單、易實現,提高譯碼的速度.在Alera Stratix FPGA器件上僅用2500箇LE的資源實現瞭(2,1,7)捲積碼的譯碼器,達到100MHz以上的譯碼速度,該譯碼器適用于高速數字通信領域如數字電視廣播等.
문중급출기우연판결화회소법적고속Viterbi역마기적설계화실현.해역마기채용신영적행존로경존저결구화회소해마전로결구,행존로경적존저기사용보통적단구RAM조성,능유효절성심편면적;회소해마전로간단、역실현,제고역마적속도.재Alera Stratix FPGA기건상부용2500개LE적자원실현료(2,1,7)권적마적역마기,체도100MHz이상적역마속도,해역마기괄용우고속수자통신영역여수자전시엄파등.
