一种规整高速的费马数模乘的VLSI结构
일충규정고속적비마수모승적VLSI결구
A Regular Time-Efficient VLSI Architecture for Multiplication Modulo 2n＋1
  • 万方数据
    半导体学报 반도체학보
    CHINESE JOURNAL OF SEMICONDUCTORS
    2000年 10期 1032-1037 ,共6页

    周浩华%李志勇%谢文录%章债苓

    주호화%리지용%사문록%장채령

    模乘%VLSI结构 模乘%VLSI結構
    모승%VLSI결구
    在分析费马数模乘特点的基础上，提出了一种新型的适于VLSI实现的，基于保留进位模加器(MCSA)的费马数模乘结构.理论仿真和综合的结果表明该结构能实现速度和面积上较优的权衡，通过这种模乘器能大大提高有大量这种运算的IDEA加密算法的运行速度.
    재분석비마수모승특점적기출상，제출료일충신형적괄우VLSI실현적，기우보류진위모가기(MCSA)적비마수모승결구.이론방진화종합적결과표명해결구능실현속도화면적상교우적권형，통과저충모승기능대대제고유대량저충운산적IDEA가밀산법적운행속도.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문