西安电子科技大学学报（自然科学版）
西安電子科技大學學報（自然科學版）
서안전자과기대학학보（자연과학판）
JOURNAL OF XIDIAN UNIVERSITY(NATURAL SCIENCE)
2009年
3期
557-562
,共6页
低噪声%高速%电荷泵%锁相环
低譟聲%高速%電荷泵%鎖相環
저조성%고속%전하빙%쇄상배
提出了一种高性能的低噪声高速电荷泵锁相环电路.电路采用全差分结构设计;利用速度快、低功耗的CMOS和电流开关逻辑(CML)电路构成功能单元;提出的差分电荷泵环路滤波器结构明显节省了芯片面积.整个电路采用0.6μm BiCMOS工艺实现,并用Hspice进行仿真验证,结果表明锁相环电 路功耗为77mW,中心频率223MHz,频率输出范围102～800MHz,各项性能满足设计指标要求,并使芯片噪声、速度和功耗最优.
提齣瞭一種高性能的低譟聲高速電荷泵鎖相環電路.電路採用全差分結構設計;利用速度快、低功耗的CMOS和電流開關邏輯(CML)電路構成功能單元;提齣的差分電荷泵環路濾波器結構明顯節省瞭芯片麵積.整箇電路採用0.6μm BiCMOS工藝實現,併用Hspice進行倣真驗證,結果錶明鎖相環電 路功耗為77mW,中心頻率223MHz,頻率輸齣範圍102～800MHz,各項性能滿足設計指標要求,併使芯片譟聲、速度和功耗最優.
제출료일충고성능적저조성고속전하빙쇄상배전로.전로채용전차분결구설계;이용속도쾌、저공모적CMOS화전류개관라집(CML)전로구성공능단원;제출적차분전하빙배로려파기결구명현절성료심편면적.정개전로채용0.6μm BiCMOS공예실현,병용Hspice진행방진험증,결과표명쇄상배전 로공모위77mW,중심빈솔223MHz,빈솔수출범위102～800MHz,각항성능만족설계지표요구,병사심편조성、속도화공모최우.
