电子与封装
電子與封裝
전자여봉장
EIECTRONICS AND PACKAGING
2010年
9期
28-30
,共3页
CMOS集成电路%闩锁效应%可控硅%抑制
CMOS集成電路%閂鎖效應%可控硅%抑製
CMOS집성전로%산쇄효응%가공규%억제
闩锁效应是CMOS集成电路在实际应用中失效的主要原因之一,而且随着器件特征尺寸越来越小,使得CMOS电路结构中的闩锁效应日益突出.文章以P阱CMOS反相器为例,从CMOS集成电路的工艺结构出发,采用可控硅等效电路模型,较为详细地分析了闩锁效应的形成机理,给出了闩锁效应产生的三个基本条件,并从版图设计和工艺设计两方面总结了几种抑制闩锁效应的关键技术.
閂鎖效應是CMOS集成電路在實際應用中失效的主要原因之一,而且隨著器件特徵呎吋越來越小,使得CMOS電路結構中的閂鎖效應日益突齣.文章以P阱CMOS反相器為例,從CMOS集成電路的工藝結構齣髮,採用可控硅等效電路模型,較為詳細地分析瞭閂鎖效應的形成機理,給齣瞭閂鎖效應產生的三箇基本條件,併從版圖設計和工藝設計兩方麵總結瞭幾種抑製閂鎖效應的關鍵技術.
산쇄효응시CMOS집성전로재실제응용중실효적주요원인지일,이차수착기건특정척촌월래월소,사득CMOS전로결구중적산쇄효응일익돌출.문장이P정CMOS반상기위례,종CMOS집성전로적공예결구출발,채용가공규등효전로모형,교위상세지분석료산쇄효응적형성궤리,급출료산쇄효응산생적삼개기본조건,병종판도설계화공예설계량방면총결료궤충억제산쇄효응적관건기술.
