基于主方程法单电子晶体管的Verilog-A行为模型
기우주방정법단전자정체관적Verilog-A행위모형
A Verilog-A Behavioral Model for SET Based on the Master Equation Method
  • 万方数据
    电子学报 전자학보
    ACTA ELECTRONICA SINICA
    2009年 2期 342-346 ,共5页

    卢刚%魏芬芬

    로강%위분분

    单电子晶体管%主方程法%Verilog-A%SET逻辑电路 單電子晶體管%主方程法%Verilog-A%SET邏輯電路
    단전자정체관%주방정법%Verilog-A%SET라집전로
    基于单电子晶体管的主方程算法,在简化Lientschnig的单电子晶体管模型基础上,建立了基于Verilog-A的单电子晶体管行为描述模型,并利用Cadence Spectre仿真器对该模型进行了验证.通过单电子晶体管逻辑电路的设计和仿真,表明该模型具有合理的精确度,且速度快,为单电子晶体管电路及混合电路的仿真提供了一种有效的方法.
    기우단전자정체관적주방정산법,재간화Lientschnig적단전자정체관모형기출상,건립료기우Verilog-A적단전자정체관행위묘술모형,병이용Cadence Spectre방진기대해모형진행료험증.통과단전자정체관라집전로적설계화방진,표명해모형구유합리적정학도,차속도쾌,위단전자정체관전로급혼합전로적방진제공료일충유효적방법.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문