微电子学
微電子學
미전자학
MICROELECTRONICS
2011年
5期
731-735,740
,共6页
董磊%岑俊龙%涂志娣%李可%梁松海
董磊%岑俊龍%塗誌娣%李可%樑鬆海
동뢰%잠준룡%도지제%리가%량송해
高压缩V-LRU算法%近似LRU算法%4路组相联%高速缓存%缺失率
高壓縮V-LRU算法%近似LRU算法%4路組相聯%高速緩存%缺失率
고압축V-LRU산법%근사LRU산법%4로조상련%고속완존%결실솔
提出并实现了基于四路组相联高速缓存的高压缩V-LRU算法.该算法将有效位和近似LRU标志位压缩到只有4位,可以大大减少电路面积,且高速缓存的缺失率基本保持不变.在高速缓存容量为8 kByte时,高压缩V-LRU算法的缺失率与7-bit位比较近似V-LRU算法、5-bit位复用近似V-IRU算法基本相同,而相对于9-bit近似V-LRU算法也只增加大约0.9％.基于SMIC 0.13 μm工艺,高压缩V-LRU算法的电路面积相对于9-bit、7-bit和5-bit V-LRU算法,分别减少10 925.8μm2、6 415.5tm2和2 142.1μm2.而且,如果增加高速缓存的容量,4种近似V-LRU算法缺失率的差别将变得更小,但是,高压缩V-LRU算法的电路面积优势将会更加明显.
提齣併實現瞭基于四路組相聯高速緩存的高壓縮V-LRU算法.該算法將有效位和近似LRU標誌位壓縮到隻有4位,可以大大減少電路麵積,且高速緩存的缺失率基本保持不變.在高速緩存容量為8 kByte時,高壓縮V-LRU算法的缺失率與7-bit位比較近似V-LRU算法、5-bit位複用近似V-IRU算法基本相同,而相對于9-bit近似V-LRU算法也隻增加大約0.9％.基于SMIC 0.13 μm工藝,高壓縮V-LRU算法的電路麵積相對于9-bit、7-bit和5-bit V-LRU算法,分彆減少10 925.8μm2、6 415.5tm2和2 142.1μm2.而且,如果增加高速緩存的容量,4種近似V-LRU算法缺失率的差彆將變得更小,但是,高壓縮V-LRU算法的電路麵積優勢將會更加明顯.
제출병실현료기우사로조상련고속완존적고압축V-LRU산법.해산법장유효위화근사LRU표지위압축도지유4위,가이대대감소전로면적,차고속완존적결실솔기본보지불변.재고속완존용량위8 kByte시,고압축V-LRU산법적결실솔여7-bit위비교근사V-LRU산법、5-bit위복용근사V-IRU산법기본상동,이상대우9-bit근사V-LRU산법야지증가대약0.9％.기우SMIC 0.13 μm공예,고압축V-LRU산법적전로면적상대우9-bit、7-bit화5-bit V-LRU산법,분별감소10 925.8μm2、6 415.5tm2화2 142.1μm2.이차,여과증가고속완존적용량,4충근사V-LRU산법결실솔적차별장변득경소,단시,고압축V-LRU산법적전로면적우세장회경가명현.
