计算机与网络
計算機與網絡
계산궤여망락
CHINA COMPUTER & NETWORK
2010年
3期
92-94
,共3页
直接数字频率合成%任意波形信号发生器%FPGA%数模转化器(DAC)
直接數字頻率閤成%任意波形信號髮生器%FPGA%數模轉化器(DAC)
직접수자빈솔합성%임의파형신호발생기%FPGA%수모전화기(DAC)
为研究可控频率且稳定的简单波形信号,介绍了一种利用现场可编程门阵列(FPGA)实现基于直接数字频率合成(DDS)技术的任意波形发生器(AWG).以SEED-XDTK FPGA实验箱为系统平台,搭建任意波形发生器系统,用硬件描述语言(Verilog HDL)编程实现DDS部分.通过在ModelSim环境下仿真,得到正弦波、锯齿波和方波波形,在数字示波器上得到频率为1.5625MHz正弦波形,在信号处理中具有更好的实用价值.
為研究可控頻率且穩定的簡單波形信號,介紹瞭一種利用現場可編程門陣列(FPGA)實現基于直接數字頻率閤成(DDS)技術的任意波形髮生器(AWG).以SEED-XDTK FPGA實驗箱為繫統平檯,搭建任意波形髮生器繫統,用硬件描述語言(Verilog HDL)編程實現DDS部分.通過在ModelSim環境下倣真,得到正絃波、鋸齒波和方波波形,在數字示波器上得到頻率為1.5625MHz正絃波形,在信號處理中具有更好的實用價值.
위연구가공빈솔차은정적간단파형신호,개소료일충이용현장가편정문진렬(FPGA)실현기우직접수자빈솔합성(DDS)기술적임의파형발생기(AWG).이SEED-XDTK FPGA실험상위계통평태,탑건임의파형발생기계통,용경건묘술어언(Verilog HDL)편정실현DDS부분.통과재ModelSim배경하방진,득도정현파、거치파화방파파형,재수자시파기상득도빈솔위1.5625MHz정현파형,재신호처리중구유경호적실용개치.
