雷达学报
雷達學報
뢰체학보
JOURNAL OF RADARS
2012年
2期
136-142
,共7页
现场可编程门阵列%数字采样%1 bit量化器%比较电平
現場可編程門陣列%數字採樣%1 bit量化器%比較電平
현장가편정문진렬%수자채양%1 bit양화기%비교전평
该文针对无载频脉冲雷达信号周期重复性的特点,提出了一种全新的高速数字采样方法和原理.该方法利用FPGA的差分比较器端口构成高速1 bit量化器,采用FPGA内部多相位时钟,对1 bit数据流进行并行交替数字采样,并缓冲编码,从而获得上吉赫兹的等效数字采样率.通过将多个比较电平下的1 bit采样数据进行累积,从而完成高速数字采样过程.在Xilinx的XC2V3000的FPGA中实现了该方法,获得了采样率达1.6 GHz的8 bit等效高速模数转换器功能.该设计方法不仅能够提高等效采样方式的效率,而且与高速实时采样相比,具有低功耗、低成本的优势,在实际中获得了良好的应用.
該文針對無載頻脈遲雷達信號週期重複性的特點,提齣瞭一種全新的高速數字採樣方法和原理.該方法利用FPGA的差分比較器耑口構成高速1 bit量化器,採用FPGA內部多相位時鐘,對1 bit數據流進行併行交替數字採樣,併緩遲編碼,從而穫得上吉赫玆的等效數字採樣率.通過將多箇比較電平下的1 bit採樣數據進行纍積,從而完成高速數字採樣過程.在Xilinx的XC2V3000的FPGA中實現瞭該方法,穫得瞭採樣率達1.6 GHz的8 bit等效高速模數轉換器功能.該設計方法不僅能夠提高等效採樣方式的效率,而且與高速實時採樣相比,具有低功耗、低成本的優勢,在實際中穫得瞭良好的應用.
해문침대무재빈맥충뢰체신호주기중복성적특점,제출료일충전신적고속수자채양방법화원리.해방법이용FPGA적차분비교기단구구성고속1 bit양화기,채용FPGA내부다상위시종,대1 bit수거류진행병행교체수자채양,병완충편마,종이획득상길혁자적등효수자채양솔.통과장다개비교전평하적1 bit채양수거진행루적,종이완성고속수자채양과정.재Xilinx적XC2V3000적FPGA중실현료해방법,획득료채양솔체1.6 GHz적8 bit등효고속모수전환기공능.해설계방법불부능구제고등효채양방식적효솔,이차여고속실시채양상비,구유저공모、저성본적우세,재실제중획득료량호적응용.
