电子设计应用
電子設計應用
전자설계응용
ELECTRONIC DESIGN & APPLICATION WORLD
2010年
1期
53-55
,共3页
张宗江%孙天奇%左事君%钟智毅%傅兴华
張宗江%孫天奇%左事君%鐘智毅%傅興華
장종강%손천기%좌사군%종지의%부흥화
预放大一锁存%轨到轨%传输时延%比较器
預放大一鎖存%軌到軌%傳輸時延%比較器
예방대일쇄존%궤도궤%전수시연%비교기
本文介绍了一种预放大-锁存CMOS滞回比较器,在输入级采用轨到轨结构,使用一种新颖的电流求和电路,大大降低了输入级传输时延.器件采用sMIC0.18μm标准CMOS工艺库,在Cadence Spectre环境下仿真,结果表明:此较器的工作频率达到250MHz以上,静态工作电流为257μA,上升时延为1.94ns,下降时延为1.81ns,低频增益为89dB.
本文介紹瞭一種預放大-鎖存CMOS滯迴比較器,在輸入級採用軌到軌結構,使用一種新穎的電流求和電路,大大降低瞭輸入級傳輸時延.器件採用sMIC0.18μm標準CMOS工藝庫,在Cadence Spectre環境下倣真,結果錶明:此較器的工作頻率達到250MHz以上,靜態工作電流為257μA,上升時延為1.94ns,下降時延為1.81ns,低頻增益為89dB.
본문개소료일충예방대-쇄존CMOS체회비교기,재수입급채용궤도궤결구,사용일충신영적전류구화전로,대대강저료수입급전수시연.기건채용sMIC0.18μm표준CMOS공예고,재Cadence Spectre배경하방진,결과표명:차교기적공작빈솔체도250MHz이상,정태공작전류위257μA,상승시연위1.94ns,하강시연위1.81ns,저빈증익위89dB.
