实现测试复用的SOC设计中的测试结构
실현측시복용적SOC설계중적측시결구
A Test Architecture for Test Reuse in SOC Design
  • 万方数据
    微电子学 미전자학
    MICROELECTRONICS
    2004年 3期 314-316,321 ,共4页

    王超%沈海斌%陆思安%严晓浪

    왕초%침해빈%륙사안%엄효랑

    测试复用%测试总线%测试调度%芯片测试控制器 測試複用%測試總線%測試調度%芯片測試控製器
    측시복용%측시총선%측시조도%심편측시공제기
    在系统芯片SOC(system on a chip)设计中实现IP核测试复用的芯片测试结构一般包含两个部分:1)用于传送测试激励和测试响应的片上测试访问机制TAM;2)实现测试控制的芯片测试控制器.文章分析了基于测试总线的芯片测试结构,详细阐述了SOC设计中测试调度的概念,给出了一种能够灵活实现各种测试调度结果的芯片测试控制器的设计.
    재계통심편SOC(system on a chip)설계중실현IP핵측시복용적심편측시결구일반포함량개부분:1)용우전송측시격려화측시향응적편상측시방문궤제TAM;2)실현측시공제적심편측시공제기.문장분석료기우측시총선적심편측시결구,상세천술료SOC설계중측시조도적개념,급출료일충능구령활실현각충측시조도결과적심편측시공제기적설계.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문