兵工学报
兵工學報
병공학보
ACTA ARMAMENTARII
2002年
3期
422-425
,共4页
RS码译码器%极高速集成电路硬件描述语言%现场可编程逻辑阵列
RS碼譯碼器%極高速集成電路硬件描述語言%現場可編程邏輯陣列
RS마역마기%겁고속집성전로경건묘술어언%현장가편정라집진렬
本文主要研究RS码译码器的VLSI设计优化方法. 分析RS码译码算法的原理,将适合计算机仿真计算的算法转换成适合硬件实现的结构,并对其进行优化. 设计并实现在FPGA上可以工作在10MHz时钟频率下的单周期硬件译码器.
本文主要研究RS碼譯碼器的VLSI設計優化方法. 分析RS碼譯碼算法的原理,將適閤計算機倣真計算的算法轉換成適閤硬件實現的結構,併對其進行優化. 設計併實現在FPGA上可以工作在10MHz時鐘頻率下的單週期硬件譯碼器.
본문주요연구RS마역마기적VLSI설계우화방법. 분석RS마역마산법적원리,장괄합계산궤방진계산적산법전환성괄합경건실현적결구,병대기진행우화. 설계병실현재FPGA상가이공작재10MHz시종빈솔하적단주기경건역마기.