电力电子技术
電力電子技術
전력전자기술
POWER ELECTRONICS
2008年
4期
80-82
,共3页
电力系统%锁相环%相位控制/周期积分器%可编程逻辑门阵列
電力繫統%鎖相環%相位控製/週期積分器%可編程邏輯門陣列
전력계통%쇄상배%상위공제/주기적분기%가편정라집문진렬
针对单相电能锁相环(Phase-Locked Loop,简称PLL)控制方法以及基于可编程逻辑门阵列(Field Programmable Gate Arrays,简称FPGA)实现方法进行了研究.采用硬件描述语言verilog实现了周期积分器、PI调节器以及正余弦模块等单相锁相环控制的所有模块.软件分析结果证明,这种锁相环控制方法能够快速地锁住电网基波相位,具有较高的抗谐波干扰能力.基于FPGA的实验结果证明,在单相输入严重畸变的情况下,系统不仅能够很好地锁住基波相位,而且在输入相位发生突变时,还能够很快地对信号相位重新进行锁定.这种控制方法能够适应单相柔性输电系统(Flexible AC Transmission Systems,简称FACTS)中对电压相位准确性的要求.
針對單相電能鎖相環(Phase-Locked Loop,簡稱PLL)控製方法以及基于可編程邏輯門陣列(Field Programmable Gate Arrays,簡稱FPGA)實現方法進行瞭研究.採用硬件描述語言verilog實現瞭週期積分器、PI調節器以及正餘絃模塊等單相鎖相環控製的所有模塊.軟件分析結果證明,這種鎖相環控製方法能夠快速地鎖住電網基波相位,具有較高的抗諧波榦擾能力.基于FPGA的實驗結果證明,在單相輸入嚴重畸變的情況下,繫統不僅能夠很好地鎖住基波相位,而且在輸入相位髮生突變時,還能夠很快地對信號相位重新進行鎖定.這種控製方法能夠適應單相柔性輸電繫統(Flexible AC Transmission Systems,簡稱FACTS)中對電壓相位準確性的要求.
침대단상전능쇄상배(Phase-Locked Loop,간칭PLL)공제방법이급기우가편정라집문진렬(Field Programmable Gate Arrays,간칭FPGA)실현방법진행료연구.채용경건묘술어언verilog실현료주기적분기、PI조절기이급정여현모괴등단상쇄상배공제적소유모괴.연건분석결과증명,저충쇄상배공제방법능구쾌속지쇄주전망기파상위,구유교고적항해파간우능력.기우FPGA적실험결과증명,재단상수입엄중기변적정황하,계통불부능구흔호지쇄주기파상위,이차재수입상위발생돌변시,환능구흔쾌지대신호상위중신진행쇄정.저충공제방법능구괄응단상유성수전계통(Flexible AC Transmission Systems,간칭FACTS)중대전압상위준학성적요구.
