微电子学
微電子學
미전자학
MICROELECTRONICS
2011年
1期
39-43
,共5页
运算放大器%密勒补偿%调零电阻%三支路基准电流源%预校准
運算放大器%密勒補償%調零電阻%三支路基準電流源%預校準
운산방대기%밀륵보상%조령전조%삼지로기준전류원%예교준
基于0.18μm 1.8V CMOS标准工艺,设计了一个低压、高速、高稳定性、高电源抑制比的集成运算放大器芯片.设计中,采用密勒补偿电容,结合调零电阻补偿技术、集成三支路基准电流源高输出阻抗电流分配电路及一种自偏置和预校准偏置电压源,有效地提高了系统的速度和带宽,并具有优良的电源抑制比.利用Cadence Spectre仿真器,对芯片版图进行后端仿真验证.当负载电阻为100KΩ、负载电容为2pF时,芯片功耗4mW,单位增益带宽900MHz,电源抑制比-100dB,开环直流电压增益68dB,相位裕度102°,建立时间4.5ns,压摆率240V/μs,输出摆幅0.116～1.6V.仿真结果表明,该芯片可应用于中频、低频段的模拟电路系统,尤其适用于处理微弱信号的高性能电子系统.
基于0.18μm 1.8V CMOS標準工藝,設計瞭一箇低壓、高速、高穩定性、高電源抑製比的集成運算放大器芯片.設計中,採用密勒補償電容,結閤調零電阻補償技術、集成三支路基準電流源高輸齣阻抗電流分配電路及一種自偏置和預校準偏置電壓源,有效地提高瞭繫統的速度和帶寬,併具有優良的電源抑製比.利用Cadence Spectre倣真器,對芯片版圖進行後耑倣真驗證.噹負載電阻為100KΩ、負載電容為2pF時,芯片功耗4mW,單位增益帶寬900MHz,電源抑製比-100dB,開環直流電壓增益68dB,相位裕度102°,建立時間4.5ns,壓襬率240V/μs,輸齣襬幅0.116～1.6V.倣真結果錶明,該芯片可應用于中頻、低頻段的模擬電路繫統,尤其適用于處理微弱信號的高性能電子繫統.
기우0.18μm 1.8V CMOS표준공예,설계료일개저압、고속、고은정성、고전원억제비적집성운산방대기심편.설계중,채용밀륵보상전용,결합조령전조보상기술、집성삼지로기준전류원고수출조항전류분배전로급일충자편치화예교준편치전압원,유효지제고료계통적속도화대관,병구유우량적전원억제비.이용Cadence Spectre방진기,대심편판도진행후단방진험증.당부재전조위100KΩ、부재전용위2pF시,심편공모4mW,단위증익대관900MHz,전원억제비-100dB,개배직류전압증익68dB,상위유도102°,건립시간4.5ns,압파솔240V/μs,수출파폭0.116～1.6V.방진결과표명,해심편가응용우중빈、저빈단적모의전로계통,우기괄용우처리미약신호적고성능전자계통.
