微处理机
微處理機
미처리궤
MICROPROCESSORS
2011年
5期
22-25
,共4页
张慧敏%周云%王璐霞%袁凯
張慧敏%週雲%王璐霞%袁凱
장혜민%주운%왕로하%원개
CMOS基准电压源%独立电流模式%低电压%高电源抑制比
CMOS基準電壓源%獨立電流模式%低電壓%高電源抑製比
CMOS기준전압원%독립전류모식%저전압%고전원억제비
基于可调电流控制模式设计出一种低压、高电源抑制比的带隙基准电压源电路.采用电流控制模式和多反馈环路,提高电路的整体电源抑制比；通过电阻分压的方式,使电路达到低压,同时提供偏压,简化偏置电路.采用0.5μmCMOS N阱工艺,电路可在电源电压为1.5V时正常工作.使用Cadence Spectre进行仿真结果表明,低频时电源抑制比(PSRR)高达107dB.- 10℃～125℃温度范围内,平均温度系数约7.17ppm/℃,功耗仅为0.525mW.此电路能有效地抑制制程变异.
基于可調電流控製模式設計齣一種低壓、高電源抑製比的帶隙基準電壓源電路.採用電流控製模式和多反饋環路,提高電路的整體電源抑製比；通過電阻分壓的方式,使電路達到低壓,同時提供偏壓,簡化偏置電路.採用0.5μmCMOS N阱工藝,電路可在電源電壓為1.5V時正常工作.使用Cadence Spectre進行倣真結果錶明,低頻時電源抑製比(PSRR)高達107dB.- 10℃～125℃溫度範圍內,平均溫度繫數約7.17ppm/℃,功耗僅為0.525mW.此電路能有效地抑製製程變異.
기우가조전류공제모식설계출일충저압、고전원억제비적대극기준전압원전로.채용전류공제모식화다반궤배로,제고전로적정체전원억제비；통과전조분압적방식,사전로체도저압,동시제공편압,간화편치전로.채용0.5μmCMOS N정공예,전로가재전원전압위1.5V시정상공작.사용Cadence Spectre진행방진결과표명,저빈시전원억제비(PSRR)고체107dB.- 10℃～125℃온도범위내,평균온도계수약7.17ppm/℃,공모부위0.525mW.차전로능유효지억제제정변이.
