固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2004年
1期
81-85
,共5页
低功耗%低噪声%锁相环%电荷泵
低功耗%低譟聲%鎖相環%電荷泵
저공모%저조성%쇄상배%전하빙
设计了一种1.8 V、0.18 μm工艺的低噪声低功耗锁相环电路,其采用CSA(Current Steer Amplifier)架构的压控振荡器(VCO).整个电路功耗低,芯片面积为1 60 μm×1 20 μm,对电源和衬底噪声抑制能力强.经过Spice模拟表明,在有电源噪声的情况下,输出500 MHz时钟时周对周抖动小于41 ps,功耗为2.8 mW,最终与芯片的量测结果基本一致.
設計瞭一種1.8 V、0.18 μm工藝的低譟聲低功耗鎖相環電路,其採用CSA(Current Steer Amplifier)架構的壓控振盪器(VCO).整箇電路功耗低,芯片麵積為1 60 μm×1 20 μm,對電源和襯底譟聲抑製能力彊.經過Spice模擬錶明,在有電源譟聲的情況下,輸齣500 MHz時鐘時週對週抖動小于41 ps,功耗為2.8 mW,最終與芯片的量測結果基本一緻.
설계료일충1.8 V、0.18 μm공예적저조성저공모쇄상배전로,기채용CSA(Current Steer Amplifier)가구적압공진탕기(VCO).정개전로공모저,심편면적위1 60 μm×1 20 μm,대전원화츤저조성억제능력강.경과Spice모의표명,재유전원조성적정황하,수출500 MHz시종시주대주두동소우41 ps,공모위2.8 mW,최종여심편적량측결과기본일치.
