计算机工程与应用
計算機工程與應用
계산궤공정여응용
COMPUTER ENGINEERING AND APPLICATIONS
2010年
1期
54-56,60
,共4页
零约束逻辑电路%并行处理%异步电路
零約束邏輯電路%併行處理%異步電路
령약속라집전로%병행처리%이보전로
Null Convention logic(NCL)circuits%parallel processing%asynchronous circuits
针对NCL电路数据编码方式的特点,提出了一种并行数据处理的NCL电路结构,通过同时对两路双轨编码数据流的并行处理,提前计算出下一个无效数据,缩短了无效数据维持时间.此结构应用到4x4乘法器的设计,采用COMS 0.18岬工艺,乘法器在非流水模式下和2级流水模式下分别进行了综合、布局布线和仿真,与传统NCL 4x4乘法器相比,无效数据维持时间分别缩短了32.9%和33.2%.
針對NCL電路數據編碼方式的特點,提齣瞭一種併行數據處理的NCL電路結構,通過同時對兩路雙軌編碼數據流的併行處理,提前計算齣下一箇無效數據,縮短瞭無效數據維持時間.此結構應用到4x4乘法器的設計,採用COMS 0.18岬工藝,乘法器在非流水模式下和2級流水模式下分彆進行瞭綜閤、佈跼佈線和倣真,與傳統NCL 4x4乘法器相比,無效數據維持時間分彆縮短瞭32.9%和33.2%.
침대NCL전로수거편마방식적특점,제출료일충병행수거처리적NCL전로결구,통과동시대량로쌍궤편마수거류적병행처리,제전계산출하일개무효수거,축단료무효수거유지시간.차결구응용도4x4승법기적설계,채용COMS 0.18갑공예,승법기재비류수모식하화2급류수모식하분별진행료종합、포국포선화방진,여전통NCL 4x4승법기상비,무효수거유지시간분별축단료32.9%화33.2%.
This paper proposes a framework of NCL circuits paraHel processing for reducing the NCL data wave time.Mter the two dual-rail data waves through the parallel circuits,the next null data has been calculated,SO,the data to data cycle time has been shortened.Taking the 4x4 multiplier for example,the circuits have been fabricated in 0.18 Izm CMOS process.In the case of non-pipelining module,T_(DD) has reduced 32.9%and in the case of 2 stage pipelining module,T_(DD) has reduced 33.2%.
