中国测试
中國測試
중국측시
CHINA MEASUREMENT & TEST
2010年
2期
18-21
,共4页
高速电路%仿真%Cadence%PCB%SI软件%拓扑%信号完整性
高速電路%倣真%Cadence%PCB%SI軟件%拓撲%信號完整性
고속전로%방진%Cadence%PCB%SI연건%탁복%신호완정성
为确保电路板制作前其信号完整性,缩短产品的开发周期,节约设计成本,利用信号完整性仿真工具,通过采用Cadence的PCBSI软件对其布局前的仿真,重点研究了电路拓扑结构问题,并提出相应的解决措施,具有工程应用实际参考价值.
為確保電路闆製作前其信號完整性,縮短產品的開髮週期,節約設計成本,利用信號完整性倣真工具,通過採用Cadence的PCBSI軟件對其佈跼前的倣真,重點研究瞭電路拓撲結構問題,併提齣相應的解決措施,具有工程應用實際參攷價值.
위학보전로판제작전기신호완정성,축단산품적개발주기,절약설계성본,이용신호완정성방진공구,통과채용Cadence적PCBSI연건대기포국전적방진,중점연구료전로탁복결구문제,병제출상응적해결조시,구유공정응용실제삼고개치.
