比较编码的中值滤波快速算法及FPGA实现
비교편마적중치려파쾌속산법급FPGA실현
Fast Median Filter Algorithm Based on Comparison Encoding and Its FPGA Implementation
  • 万方数据
    西安工业大学学报 서안공업대학학보
    JOURNAL OF XI'AN TECHNOLOGICAL UNIVERSITY
    2012年 5期 367-372 ,共6页

    姚西文%郭雷%赵天云%杨宁

    요서문%곽뢰%조천운%양저

    比较编码%中值滤波%FPGA%图像预处理 比較編碼%中值濾波%FPGA%圖像預處理
    비교편마%중치려파%FPGA%도상예처리
    为了解决传统中值滤波算法不能满足图像预处理系统实时性要求的问题,提出了一种基于比较编码的图像中值滤波快速算法,并运用Verilog HDL硬件描述语言在Xilinx公司的FPGA上进行了设计实现和功能仿真实验.实验结果表明该算法完成图像3×3窗口的中值查找运算需要6个时钟周期,16次数值比较,远高于其他算法的处理效率,非常适合应用于对实时性要求严苛的图像预处理系统.
    위료해결전통중치려파산법불능만족도상예처리계통실시성요구적문제,제출료일충기우비교편마적도상중치려파쾌속산법,병운용Verilog HDL경건묘술어언재Xilinx공사적FPGA상진행료설계실현화공능방진실험.실험결과표명해산법완성도상3×3창구적중치사조운산수요6개시종주기,16차수치비교,원고우기타산법적처리효솔,비상괄합응용우대실시성요구엄가적도상예처리계통.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문