固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2002年
3期
257-264
,共8页
码间干扰%均衡器%发接器
碼間榦擾%均衡器%髮接器
마간간우%균형기%발접기
采用片上可编程均衡技术,设计了用于数据率为2.5 Gbps发接器系统接收端的均衡器电路.电路采用0.18 μm标准CMOS工艺和1.8 V单电源.用UMC模型Cadence SpectreS软件进行了仿真,电路在0～125°C范围内,三种工艺角和电源电压变化±10%的条件下能够正确地工作.在1.8 V电源、75°C和tt工艺角条件下,电路的总功耗为40 mW.
採用片上可編程均衡技術,設計瞭用于數據率為2.5 Gbps髮接器繫統接收耑的均衡器電路.電路採用0.18 μm標準CMOS工藝和1.8 V單電源.用UMC模型Cadence SpectreS軟件進行瞭倣真,電路在0～125°C範圍內,三種工藝角和電源電壓變化±10%的條件下能夠正確地工作.在1.8 V電源、75°C和tt工藝角條件下,電路的總功耗為40 mW.
채용편상가편정균형기술,설계료용우수거솔위2.5 Gbps발접기계통접수단적균형기전로.전로채용0.18 μm표준CMOS공예화1.8 V단전원.용UMC모형Cadence SpectreS연건진행료방진,전로재0～125°C범위내,삼충공예각화전원전압변화±10%적조건하능구정학지공작.재1.8 V전원、75°C화tt공예각조건하,전로적총공모위40 mW.
