郑州轻工业学院学报（自然科学版）
鄭州輕工業學院學報（自然科學版）
정주경공업학원학보（자연과학판）
JOURNAL OF ZHENGZHOU INSTITUTE OF LIGHT INDUSTRY(NATURAL SCIENCE)
2010年
5期
4-6
,共3页
卷积码%Viterbi译码器%尾比特%现场可编程门阵列
捲積碼%Viterbi譯碼器%尾比特%現場可編程門陣列
권적마%Viterbi역마기%미비특%현장가편정문진렬
通过分析基于尾比特技术的Viterbi译码算法,提出了一种利用Viterbi译码器IP核、并基于DspBuilder设计流程的(2,1,2) 4比特量化软判决Viterbi译码器的FPGA设计方案.在Matlab的Simulink环境下构建了删余卷积码编解码仿真系统进行性能测试,仿真结果显示该设计性能良好.
通過分析基于尾比特技術的Viterbi譯碼算法,提齣瞭一種利用Viterbi譯碼器IP覈、併基于DspBuilder設計流程的(2,1,2) 4比特量化軟判決Viterbi譯碼器的FPGA設計方案.在Matlab的Simulink環境下構建瞭刪餘捲積碼編解碼倣真繫統進行性能測試,倣真結果顯示該設計性能良好.
통과분석기우미비특기술적Viterbi역마산법,제출료일충이용Viterbi역마기IP핵、병기우DspBuilder설계류정적(2,1,2) 4비특양화연판결Viterbi역마기적FPGA설계방안.재Matlab적Simulink배경하구건료산여권적마편해마방진계통진행성능측시,방진결과현시해설계성능량호.
