基于准浮栅技术的超低压运放及滤波器设计
기우준부책기술적초저압운방급려파기설계
Ultra-Low Voltage OPA and Filter Design Based on CMOS Quasi-Floating-Gate Transistors
  • 万方数据
    电子器件 전자기건
    JOURNAL OF ELECTRON DEVICES
    2005年 4期 733-735,739 ,共4页

    朱樟明%杨银堂%任乐宁

    주장명%양은당%임악저

    CMOS%准浮栅%超低电压%运放%模拟开关%滤波器 CMOS%準浮柵%超低電壓%運放%模擬開關%濾波器
    CMOS%준부책%초저전압%운방%모의개관%려파기
    准浮栅MOS晶体管的工作原理、电气特性及等效电路的系统采用TSMC 0.25μm 2P5M CMOS工艺的CMOS准浮栅技术,提出了0.8 V运算放大器,最大直流开环增益可以达到76.3 dB,相位裕度为75°,单位增益频率为1.0 5 MHz.设计了0.8 V一阶CMOS开关电容高通滤波器,滤波器输入输出电压范围为0～0.8 V,截止频率为100 KHz.
    준부책MOS정체관적공작원리、전기특성급등효전로적계통채용TSMC 0.25μm 2P5M CMOS공예적CMOS준부책기술,제출료0.8 V운산방대기,최대직류개배증익가이체도76.3 dB,상위유도위75°,단위증익빈솔위1.0 5 MHz.설계료0.8 V일계CMOS개관전용고통려파기,려파기수입수출전압범위위0～0.8 V,절지빈솔위100 KHz.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문