微电子学
微電子學
미전자학
MICROELECTRONICS
2008年
1期
137-140
,共4页
张奉江%周述涛%李儒章%张正璠
張奉江%週述濤%李儒章%張正璠
장봉강%주술도%리유장%장정번
时钟稳定电路%低时钟抖动%模拟集成电路
時鐘穩定電路%低時鐘抖動%模擬集成電路
시종은정전로%저시종두동%모의집성전로
介绍了一种新型低抖动快速锁定时钟稳定电路.该电路通过检测输入时钟信号的上升沿,产生一个尖峰脉冲和一个精确延迟半个周期的尖峰脉冲,共同组成一个稳定的低抖动时钟.该电路采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,在100 MHz输入时钟频率下,输出时钟抖动为56 fs,电路的功耗仅有35 mW.
介紹瞭一種新型低抖動快速鎖定時鐘穩定電路.該電路通過檢測輸入時鐘信號的上升沿,產生一箇尖峰脈遲和一箇精確延遲半箇週期的尖峰脈遲,共同組成一箇穩定的低抖動時鐘.該電路採用0.35 μm標準CMOS工藝庫,在Cadence環境下進行倣真,在100 MHz輸入時鐘頻率下,輸齣時鐘抖動為56 fs,電路的功耗僅有35 mW.
개소료일충신형저두동쾌속쇄정시종은정전로.해전로통과검측수입시종신호적상승연,산생일개첨봉맥충화일개정학연지반개주기적첨봉맥충,공동조성일개은정적저두동시종.해전로채용0.35 μm표준CMOS공예고,재Cadence배경하진행방진,재100 MHz수입시종빈솔하,수출시종두동위56 fs,전로적공모부유35 mW.
