微电子学
微電子學
미전자학
MICROELECTRONICS
2005年
6期
673-676
,共4页
陈海燕%肖坤光%张正璠%周平%张红
陳海燕%肖坤光%張正璠%週平%張紅
진해연%초곤광%장정번%주평%장홍
CMOS%采样/保持放大器%A/D转换器%电荷注入效应%时钟馈通效应
CMOS%採樣/保持放大器%A/D轉換器%電荷註入效應%時鐘饋通效應
CMOS%채양/보지방대기%A/D전환기%전하주입효응%시종궤통효응
文章对影响采样/保持电路精度的电荷注入效应和时钟馈通效应进行了分析,提出了一种全差分CMOS采样/保持电路的设计方案,有效地消除了电荷注入效应误差和时钟馈通误差,极大地减小了其非线性误差,并保证了较高的精度.设计的电路采用TSMC 0.35μm CMOS工艺提供的PDK,在Cadence SpectreS环境下进行仿真验证.测试结果表明,电路信噪比达-81 dB,积分非线性为±0.25 LSB.该电路已运用到一种高速高精度A/D转换器中,性能良好.
文章對影響採樣/保持電路精度的電荷註入效應和時鐘饋通效應進行瞭分析,提齣瞭一種全差分CMOS採樣/保持電路的設計方案,有效地消除瞭電荷註入效應誤差和時鐘饋通誤差,極大地減小瞭其非線性誤差,併保證瞭較高的精度.設計的電路採用TSMC 0.35μm CMOS工藝提供的PDK,在Cadence SpectreS環境下進行倣真驗證.測試結果錶明,電路信譟比達-81 dB,積分非線性為±0.25 LSB.該電路已運用到一種高速高精度A/D轉換器中,性能良好.
문장대영향채양/보지전로정도적전하주입효응화시종궤통효응진행료분석,제출료일충전차분CMOS채양/보지전로적설계방안,유효지소제료전하주입효응오차화시종궤통오차,겁대지감소료기비선성오차,병보증료교고적정도.설계적전로채용TSMC 0.35μm CMOS공예제공적PDK,재Cadence SpectreS배경하진행방진험증.측시결과표명,전로신조비체-81 dB,적분비선성위±0.25 LSB.해전로이운용도일충고속고정도A/D전환기중,성능량호.
