电子与信息学报
電子與信息學報
전자여신식학보
JOURNAL OF ELECTRONICS & INFORMATION TECHNOLOGY
2010年
6期
1395-1400
,共6页
崔秀海%杨海钢%龚萧%黄娟%谭宜涛
崔秀海%楊海鋼%龔蕭%黃娟%譚宜濤
최수해%양해강%공소%황연%담의도
FPGA%布局%评价函数%布通率%模拟退火%VPR(Versatile Place and Route)
FPGA%佈跼%評價函數%佈通率%模擬退火%VPR(Versatile Place and Route)
FPGA%포국%평개함수%포통솔%모의퇴화%VPR(Versatile Place and Route)
为了提高FPGA(Field Programmable Gate Array)的布通率并优化电路的连线长度,在模拟退火算法的基础上,该文提出一种新的FPGA布局算法.该算法在不同的温度区间采用不同的评价函数,高温阶段采用半周长法进行快速优化布局,低温阶段在评价函数中加入变量因子并进行适度的回火处理,以此来优化布局.实验表明,该算法提高了布通率,优化了连线长度,与最具代表性的VPR(Versatile Place and Route)布局算法相比布线通道宽度提高了近6%,电路总的连线长度降低了4～23%.
為瞭提高FPGA(Field Programmable Gate Array)的佈通率併優化電路的連線長度,在模擬退火算法的基礎上,該文提齣一種新的FPGA佈跼算法.該算法在不同的溫度區間採用不同的評價函數,高溫階段採用半週長法進行快速優化佈跼,低溫階段在評價函數中加入變量因子併進行適度的迴火處理,以此來優化佈跼.實驗錶明,該算法提高瞭佈通率,優化瞭連線長度,與最具代錶性的VPR(Versatile Place and Route)佈跼算法相比佈線通道寬度提高瞭近6%,電路總的連線長度降低瞭4～23%.
위료제고FPGA(Field Programmable Gate Array)적포통솔병우화전로적련선장도,재모의퇴화산법적기출상,해문제출일충신적FPGA포국산법.해산법재불동적온도구간채용불동적평개함수,고온계단채용반주장법진행쾌속우화포국,저온계단재평개함수중가입변량인자병진행괄도적회화처리,이차래우화포국.실험표명,해산법제고료포통솔,우화료련선장도,여최구대표성적VPR(Versatile Place and Route)포국산법상비포선통도관도제고료근6%,전로총적련선장도강저료4～23%.
