固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2011年
2期
180-184
,共5页
常昌远%王青%杨敏%赵荣飞
常昌遠%王青%楊敏%趙榮飛
상창원%왕청%양민%조영비
动态补偿%高稳定性%低压差线性稳压器
動態補償%高穩定性%低壓差線性穩壓器
동태보상%고은정성%저압차선성은압기
设计并实现了一种动态补偿、高稳定性的LDO.针对LDO控制环路稳定性随负载电流变化的特点,给出一种新颖的动态补偿电路.这种补偿电路能很好地跟踪负载电流的变化,从而使控制环路的稳定性几乎与负载电流无关.设计采用CSMC 0.5μm标准CMOS工艺,利用Cadence的EDA工具完成电路设计、版图绘制和流片测试,最终芯片面积为400,μm×650μm.设计的LDO工作电压为3.5～6.5 V,输出电压为3.3 V.结果表明,在提供100 mA负载电流情况下电压差为200 mV,负载瞬态变化时最大输出电压过冲为100 mV,由电源电压变化和负载变化引起的输出电压误差分别为0.003%/V和0.005%/A,电源抑制比低频时为80 dB,1 kHz时为50 dB,整个电路的静态电流约为34 μA.上述结果表明该LDO达到设计指标.
設計併實現瞭一種動態補償、高穩定性的LDO.針對LDO控製環路穩定性隨負載電流變化的特點,給齣一種新穎的動態補償電路.這種補償電路能很好地跟蹤負載電流的變化,從而使控製環路的穩定性幾乎與負載電流無關.設計採用CSMC 0.5μm標準CMOS工藝,利用Cadence的EDA工具完成電路設計、版圖繪製和流片測試,最終芯片麵積為400,μm×650μm.設計的LDO工作電壓為3.5～6.5 V,輸齣電壓為3.3 V.結果錶明,在提供100 mA負載電流情況下電壓差為200 mV,負載瞬態變化時最大輸齣電壓過遲為100 mV,由電源電壓變化和負載變化引起的輸齣電壓誤差分彆為0.003%/V和0.005%/A,電源抑製比低頻時為80 dB,1 kHz時為50 dB,整箇電路的靜態電流約為34 μA.上述結果錶明該LDO達到設計指標.
설계병실현료일충동태보상、고은정성적LDO.침대LDO공제배로은정성수부재전류변화적특점,급출일충신영적동태보상전로.저충보상전로능흔호지근종부재전류적변화,종이사공제배로적은정성궤호여부재전류무관.설계채용CSMC 0.5μm표준CMOS공예,이용Cadence적EDA공구완성전로설계、판도회제화류편측시,최종심편면적위400,μm×650μm.설계적LDO공작전압위3.5～6.5 V,수출전압위3.3 V.결과표명,재제공100 mA부재전류정황하전압차위200 mV,부재순태변화시최대수출전압과충위100 mV,유전원전압변화화부재변화인기적수출전압오차분별위0.003%/V화0.005%/A,전원억제비저빈시위80 dB,1 kHz시위50 dB,정개전로적정태전류약위34 μA.상술결과표명해LDO체도설계지표.
