世界科技研究与发展
世界科技研究與髮展
세계과기연구여발전
WORLD SCI-TECH R & D
2010年
1期
57-59
,共3页
FPGA%USB2.0%CY7C68013%数据采集系统
FPGA%USB2.0%CY7C68013%數據採集繫統
FPGA%USB2.0%CY7C68013%수거채집계통
FPGA%USB2.0%CY7G68013%data acquisition system
以逻辑器件FPGA和USB2.0芯片CY7C68013为核心,设计了4路模拟输入、12位数字精度、每路模拟输入采样速率均为250 kBPS的数据采集系统.该系统能够在板卡上实现信号的采集及前端处理,并能通过USB总线与上位机通信.实现数据的存储、显示及后端处理.在数据采集与传输模块的设计中,给出了数据采集和传输的原理图及其电路的详图,详细的介绍了FPGA在数据采集系统中的实现过程.
以邏輯器件FPGA和USB2.0芯片CY7C68013為覈心,設計瞭4路模擬輸入、12位數字精度、每路模擬輸入採樣速率均為250 kBPS的數據採集繫統.該繫統能夠在闆卡上實現信號的採集及前耑處理,併能通過USB總線與上位機通信.實現數據的存儲、顯示及後耑處理.在數據採集與傳輸模塊的設計中,給齣瞭數據採集和傳輸的原理圖及其電路的詳圖,詳細的介紹瞭FPGA在數據採集繫統中的實現過程.
이라집기건FPGA화USB2.0심편CY7C68013위핵심,설계료4로모의수입、12위수자정도、매로모의수입채양속솔균위250 kBPS적수거채집계통.해계통능구재판잡상실현신호적채집급전단처리,병능통과USB총선여상위궤통신.실현수거적존저、현시급후단처리.재수거채집여전수모괴적설계중,급출료수거채집화전수적원리도급기전로적상도,상세적개소료FPGA재수거채집계통중적실현과정.
Take the logical component FPGA,USB2.0 chip and CY7C68013 as cores.This paper designed 4 group analog inputs and 12 digital precisions.Each group analog input sampling speed is 250 kBPS data acquisition systems.This system can realize signal gathering in the board card and front end processes,and can through the USB main line and the superior nmchine correspondence,the system realizes the data memory,the demonstration and rear end processes.In the data acquisition and in the transmission module's design.has given the data acquisition and the transmission schematic diagram and electric circuit's detail,detailed introduction FPGA has realized the process in the data acquisition system.
