视频解码芯片中DDR SDRAM控制器的设计
시빈해마심편중DDR SDRAM공제기적설계
Design of DDR SDRAM Controller in Video Decoder
  • 万方数据
    计算机工程 계산궤공정
    COMPUTER ENGINEERING
    2006年 1期 240-241,263 ,共3页

    刘洋%林争辉

    류양%림쟁휘

    DDR%SDRAM%视频解码芯片%H.264%片上系统 DDR%SDRAM%視頻解碼芯片%H.264%片上繫統
    DDR%SDRAM%시빈해마심편%H.264%편상계통
    介绍了高速DDR SDRAM控制器设计以及在视频解码芯片系统中的应用.该设计将DDR控制单元和系统内部总线仲裁单元较好地整合成统一的控制器.根据DDR的工作原理和系统带宽要求,给出了DDR控制器关键部分在结构上和时序上的优化方案.同时还给出了FPGA原型验证的策略以及最后FPGA和ASIC的实现结果.
    개소료고속DDR SDRAM공제기설계이급재시빈해마심편계통중적응용.해설계장DDR공제단원화계통내부총선중재단원교호지정합성통일적공제기.근거DDR적공작원리화계통대관요구,급출료DDR공제기관건부분재결구상화시서상적우화방안.동시환급출료FPGA원형험증적책략이급최후FPGA화ASIC적실현결과.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문