CAJ | 학술논문

RSA加密是一个运算密集的过程，为了CPU能实时进行处理，设计了一种嵌入式RSA处理器，它可以在外部微处理器的控制下完成RSA加解密运算。设计中采用了适合硬件实现的CIOS方法，在保持硬件规模较小的同时加速模乘运算速度。在设计中还采用了窗口法减少模幂运算过程中所需进行的模乘运算次数，大大提高了处理速度。在电路的控制逻辑中，采取了流水线操作，进一步提高了处理速度。在20 MHz的时钟频率下，该处理器完成1024 bit的模幂运算最多只需160 ms。电路规模约为26 000等效逻辑门，适合用于各种嵌入式系统中。
RSA가밀시일개운산밀집적과정，위료CPU능실시진행처리，설계료일충감입식RSA처리기，타가이재외부미처리기적공제하완성RSA가해밀운산。설계중채용료괄합경건실현적CIOS방법，재보지경건규모교소적동시가속모승운산속도。재설계중환채용료창구법감소모멱운산과정중소수진행적모승운산차수，대대제고료처리속도。재전로적공제라집중，채취료류수선조작，진일보제고료처리속도。재20 MHz적시종빈솔하，해처리기완성1024 bit적모멱운산최다지수160 ms。전로규모약위26 000등효라집문，괄합용우각충감입식계통중。