电子学报
電子學報
전자학보
ACTA ELECTRONICA SINICA
2010年
1期
199-203
,共5页
潘伟涛%谢元斌%郝跃%史江义
潘偉濤%謝元斌%郝躍%史江義
반위도%사원빈%학약%사강의
频繁子电路%数据挖掘%规律性提取%规则性系数
頻繁子電路%數據挖掘%規律性提取%規則性繫數
빈번자전로%수거알굴%규률성제취%규칙성계수
将数据挖掘方法用于数字集成电路规律性提取,提出了一种扇形结构模板的规律性提取算法.采用压缩式存储及删除缓冲器结构等方法,降低了电路的存储空间.通过边权值编码,实现了逐级产生扇形频繁子电路的算法,解决了传统算法对大规模数字集成电路规律性提取时间复杂度过高的问题.实验结果表明该算法比SPOG与TREE算法更能充分提取电路的规律性,规律性提取时间更短.
將數據挖掘方法用于數字集成電路規律性提取,提齣瞭一種扇形結構模闆的規律性提取算法.採用壓縮式存儲及刪除緩遲器結構等方法,降低瞭電路的存儲空間.通過邊權值編碼,實現瞭逐級產生扇形頻繁子電路的算法,解決瞭傳統算法對大規模數字集成電路規律性提取時間複雜度過高的問題.實驗結果錶明該算法比SPOG與TREE算法更能充分提取電路的規律性,規律性提取時間更短.
장수거알굴방법용우수자집성전로규률성제취,제출료일충선형결구모판적규률성제취산법.채용압축식존저급산제완충기결구등방법,강저료전로적존저공간.통과변권치편마,실현료축급산생선형빈번자전로적산법,해결료전통산법대대규모수자집성전로규률성제취시간복잡도과고적문제.실험결과표명해산법비SPOG여TREE산법경능충분제취전로적규률성,규률성제취시간경단.
