计算机测量与控制
計算機測量與控製
계산궤측량여공제
COMPUTER MEASUREMENT & CONTROL
2011年
12期
3140-3142
,共3页
白先民%张彦军%刘龙飞%任伟%周振
白先民%張彥軍%劉龍飛%任偉%週振
백선민%장언군%류룡비%임위%주진
数字射频存储%相位量化
數字射頻存儲%相位量化
수자사빈존저%상위양화
在电子对抗技术中,数字射频存储器(DRFM)是其中的核心部分；文中设计中给出了一种基于FPGA控制的数字射频存储器的实现方法,首先通过正交下变频组件将1.8GHz～2.2GHz的射频信号转变为两路正交的中频信号,经过相位量化处理后进行存储；信号还原的过程与之正好相反,由FPGA控制DDS芯片产生30kHz的多普勒频移信号,然后与FPGA产生的两路正交信号进行混频,最后再将信号上变频为1.8GHz～2.2GHz的射频信号后输出；此时的信号已经叠加了多普勒频移信息.
在電子對抗技術中,數字射頻存儲器(DRFM)是其中的覈心部分；文中設計中給齣瞭一種基于FPGA控製的數字射頻存儲器的實現方法,首先通過正交下變頻組件將1.8GHz～2.2GHz的射頻信號轉變為兩路正交的中頻信號,經過相位量化處理後進行存儲；信號還原的過程與之正好相反,由FPGA控製DDS芯片產生30kHz的多普勒頻移信號,然後與FPGA產生的兩路正交信號進行混頻,最後再將信號上變頻為1.8GHz～2.2GHz的射頻信號後輸齣；此時的信號已經疊加瞭多普勒頻移信息.
재전자대항기술중,수자사빈존저기(DRFM)시기중적핵심부분；문중설계중급출료일충기우FPGA공제적수자사빈존저기적실현방법,수선통과정교하변빈조건장1.8GHz～2.2GHz적사빈신호전변위량로정교적중빈신호,경과상위양화처리후진행존저；신호환원적과정여지정호상반,유FPGA공제DDS심편산생30kHz적다보륵빈이신호,연후여FPGA산생적량로정교신호진행혼빈,최후재장신호상변빈위1.8GHz～2.2GHz적사빈신호후수출；차시적신호이경첩가료다보륵빈이신식.
