计算机测量与控制
計算機測量與控製
계산궤측량여공제
COMPUTER MEASUREMENT & CONTROL
2009年
2期
371-373
,共3页
LVDS%VXI%数据传输%HDLC
LVDS%VXI%數據傳輸%HDLC
LVDS%VXI%수거전수%HDLC
针对国内测试系统开发中出现的低电压差分信号(LVDS)技术需求提出了一种VXI总线四通道LVDS数据传输模块的设计实现方法;以FPGA作为控制核心,利用Verilog HDL设计实现了VXI接口和HDLC通讯协议设计,并通过基于VXI总线的块传输方式和乒乓存储技术,完成了大批量数据的接收;另外,为确保LVDS信号的完整性,结合实际设计和调试经验,文中还分析了LVDS接口信号印制板布线和布局问题;该模块已用于测试系统开发,并实现了测试系统与被测设备的视频信号传输;应用结果表明,模块传输速度为4Mbit/s时误码率小于10-6.
針對國內測試繫統開髮中齣現的低電壓差分信號(LVDS)技術需求提齣瞭一種VXI總線四通道LVDS數據傳輸模塊的設計實現方法;以FPGA作為控製覈心,利用Verilog HDL設計實現瞭VXI接口和HDLC通訊協議設計,併通過基于VXI總線的塊傳輸方式和乒乓存儲技術,完成瞭大批量數據的接收;另外,為確保LVDS信號的完整性,結閤實際設計和調試經驗,文中還分析瞭LVDS接口信號印製闆佈線和佈跼問題;該模塊已用于測試繫統開髮,併實現瞭測試繫統與被測設備的視頻信號傳輸;應用結果錶明,模塊傳輸速度為4Mbit/s時誤碼率小于10-6.
침대국내측시계통개발중출현적저전압차분신호(LVDS)기술수구제출료일충VXI총선사통도LVDS수거전수모괴적설계실현방법;이FPGA작위공제핵심,이용Verilog HDL설계실현료VXI접구화HDLC통신협의설계,병통과기우VXI총선적괴전수방식화핑퐁존저기술,완성료대비량수거적접수;령외,위학보LVDS신호적완정성,결합실제설계화조시경험,문중환분석료LVDS접구신호인제판포선화포국문제;해모괴이용우측시계통개발,병실현료측시계통여피측설비적시빈신호전수;응용결과표명,모괴전수속도위4Mbit/s시오마솔소우10-6.
