合肥工业大学学报（自然科学版）
閤肥工業大學學報（自然科學版）
합비공업대학학보（자연과학판）
JOURNAL OF HEFEI UNIVERSITY OF TECHNOLOGY(NATURAL SCIENCE)
2010年
10期
1519-1522
,共4页
引脚限制%多FPGA系统%LVDS技术%原型验证
引腳限製%多FPGA繫統%LVDS技術%原型驗證
인각한제%다FPGA계통%LVDS기술%원형험증
随着用户设计规模的增大,FPGA验证成为 IC设计者普遍采用的方式.多FPGA系统受限于有限的片间互连线数量,设计划分变得困难.文章分析了多FPGA验证的设计流程,具体描述了IC设计划分的步骤,用Verilog语言实现了IO复用模块,提升了多FPGA验证平台的性能.该方案的设计与实现可作为多FPGA系统模块划分时IO解决方案的参考.
隨著用戶設計規模的增大,FPGA驗證成為 IC設計者普遍採用的方式.多FPGA繫統受限于有限的片間互連線數量,設計劃分變得睏難.文章分析瞭多FPGA驗證的設計流程,具體描述瞭IC設計劃分的步驟,用Verilog語言實現瞭IO複用模塊,提升瞭多FPGA驗證平檯的性能.該方案的設計與實現可作為多FPGA繫統模塊劃分時IO解決方案的參攷.
수착용호설계규모적증대,FPGA험증성위 IC설계자보편채용적방식.다FPGA계통수한우유한적편간호련선수량,설계화분변득곤난.문장분석료다FPGA험증적설계류정,구체묘술료IC설계화분적보취,용Verilog어언실현료IO복용모괴,제승료다FPGA험증평태적성능.해방안적설계여실현가작위다FPGA계통모괴화분시IO해결방안적삼고.
