现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2011年
8期
127-129,132
,共4页
System Verilog%VMM%可重用%验证平台
System Verilog%VMM%可重用%驗證平檯
System Verilog%VMM%가중용%험증평태
传统的验证平台编写复杂,且难以在不同设计之间重用.采用SystemVerilog支持的VMM验证方法学,并结合带约束的随机验证和覆盖率驱动的验证技术,构建可重用验证平台,完成时UART模块的验证.与直接测试方法相比,该验证平台不仅能够有效提高验证效率,而且在模块级和系统级验证过程中,能够重用该验证平台或验证组件.
傳統的驗證平檯編寫複雜,且難以在不同設計之間重用.採用SystemVerilog支持的VMM驗證方法學,併結閤帶約束的隨機驗證和覆蓋率驅動的驗證技術,構建可重用驗證平檯,完成時UART模塊的驗證.與直接測試方法相比,該驗證平檯不僅能夠有效提高驗證效率,而且在模塊級和繫統級驗證過程中,能夠重用該驗證平檯或驗證組件.
전통적험증평태편사복잡,차난이재불동설계지간중용.채용SystemVerilog지지적VMM험증방법학,병결합대약속적수궤험증화복개솔구동적험증기술,구건가중용험증평태,완성시UART모괴적험증.여직접측시방법상비,해험증평태불부능구유효제고험증효솔,이차재모괴급화계통급험증과정중,능구중용해험증평태혹험증조건.
