BP神经网络图像压缩算法乘累加单元的FPGA设计
BP신경망락도상압축산법승루가단원적FPGA설계
FPGA Design of Multiply-accumulate Module in Image Compression Algorithm Based on BP Neural Network
  • 万方数据
    现代电子技术 현대전자기술
    MODERN ELECTRONICS TECHNIQUE
    2009年 19期 38-41 ,共4页

    杨隽%周诠%张敏瑞

    양준%주전%장민서

    FPGA%神经网络%图像压缩%乘累加单元 FPGA%神經網絡%圖像壓縮%乘纍加單元
    FPGA%신경망락%도상압축%승루가단원
    提出一种基于三层前馈BP神经网络实现图像压缩算法的方案,该方案采用可重载IP核和VHDL代码相结合的设计方式.对方案中重要单元一束累加单元进行了FPGA设计,该模块设计采用流水线处理方式,增大了数据吞吐量,减小了系统延时,提高了时钟频率,并完成了该单元的行为级功能仿真.仿真结果验证了FPGA设计的可行性.
    제출일충기우삼층전궤BP신경망락실현도상압축산법적방안,해방안채용가중재IP핵화VHDL대마상결합적설계방식.대방안중중요단원일속루가단원진행료FPGA설계,해모괴설계채용류수선처리방식,증대료수거탄토량,감소료계통연시,제고료시종빈솔,병완성료해단원적행위급공능방진.방진결과험증료FPGA설계적가행성.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문