中国科学院研究生院学报
中國科學院研究生院學報
중국과학원연구생원학보
JOURNAL OF THE GRADUATE SCHOOL OF THE CHINESE ACADEMY OF SCIENCES
2010年
6期
782-787
,共6页
于云丰%叶甜春%马成炎%乐建连%甘业兵
于雲豐%葉甜春%馬成炎%樂建連%甘業兵
우운봉%협첨춘%마성염%악건련%감업병
∑-△调制器%频率合成器%MASH%CMOS%锁相环
∑-△調製器%頻率閤成器%MASH%CMOS%鎖相環
∑-△조제기%빈솔합성기%MASH%CMOS%쇄상배
为使∑-△小数频率合成器获得低带内相位噪声,在设计中调制器采用一种5阶4bit输出的单环∑-△调制器,比3阶MASH(Multi-stAge noise-SHaping)结构有着更低的带内量化噪声.一款具有低带内相位噪声和快速锁定特点的2.6GHz∑-△小数频率合成器在0.25μmCMOS工艺中实现.测试结果显示,该频率合成器在40KHz频率偏移处相噪-86.5dBc/Hz,杂散小于-65dBc.在2.5V的电源供电下,电流为25.5mA,整个芯片面积3.9mm2(核心电路面积0.63mm.).
為使∑-△小數頻率閤成器穫得低帶內相位譟聲,在設計中調製器採用一種5階4bit輸齣的單環∑-△調製器,比3階MASH(Multi-stAge noise-SHaping)結構有著更低的帶內量化譟聲.一款具有低帶內相位譟聲和快速鎖定特點的2.6GHz∑-△小數頻率閤成器在0.25μmCMOS工藝中實現.測試結果顯示,該頻率閤成器在40KHz頻率偏移處相譟-86.5dBc/Hz,雜散小于-65dBc.在2.5V的電源供電下,電流為25.5mA,整箇芯片麵積3.9mm2(覈心電路麵積0.63mm.).
위사∑-△소수빈솔합성기획득저대내상위조성,재설계중조제기채용일충5계4bit수출적단배∑-△조제기,비3계MASH(Multi-stAge noise-SHaping)결구유착경저적대내양화조성.일관구유저대내상위조성화쾌속쇄정특점적2.6GHz∑-△소수빈솔합성기재0.25μmCMOS공예중실현.측시결과현시,해빈솔합성기재40KHz빈솔편이처상조-86.5dBc/Hz,잡산소우-65dBc.재2.5V적전원공전하,전류위25.5mA,정개심편면적3.9mm2(핵심전로면적0.63mm.).
