复旦学报（自然科学版）
複旦學報（自然科學版）
복단학보（자연과학판）
JOURNAL OF FUDAN UNIVERSITY(NATURAL SCIENCE)
2006年
1期
30-33
,共4页
何菁岚%李强%韩益峰%闵昊
何菁嵐%李彊%韓益峰%閔昊
하정람%리강%한익봉%민호
集成电路%CMOS%带隙基准源%电容比例%低功耗
集成電路%CMOS%帶隙基準源%電容比例%低功耗
집성전로%CMOS%대극기준원%전용비례%저공모
设计了一种全新的电容比例型带隙基准源,用电容比例取代了通常的电阻比例,有效地减小了电路设计误差以及电路的功耗,理论失调电压可获补偿.电路采用Cadence Spectre软件仿真,Charter 0.35 μm CMOS工艺库实现.仿真结果表明,该电路具有极低的电路功耗(8 μW),其直流电源抑制比PSRR达到50 dB,温度系数为3×10-5V/℃.
設計瞭一種全新的電容比例型帶隙基準源,用電容比例取代瞭通常的電阻比例,有效地減小瞭電路設計誤差以及電路的功耗,理論失調電壓可穫補償.電路採用Cadence Spectre軟件倣真,Charter 0.35 μm CMOS工藝庫實現.倣真結果錶明,該電路具有極低的電路功耗(8 μW),其直流電源抑製比PSRR達到50 dB,溫度繫數為3×10-5V/℃.
설계료일충전신적전용비례형대극기준원,용전용비례취대료통상적전조비례,유효지감소료전로설계오차이급전로적공모,이론실조전압가획보상.전로채용Cadence Spectre연건방진,Charter 0.35 μm CMOS공예고실현.방진결과표명,해전로구유겁저적전로공모(8 μW),기직류전원억제비PSRR체도50 dB,온도계수위3×10-5V/℃.
