电子工程师
電子工程師
전자공정사
ELECTRONIC ENGINEER
2009年
1期
12-13,57
,共3页
张波%杨威克%许力%周曦国%杜晓杰
張波%楊威剋%許力%週晞國%杜曉傑
장파%양위극%허력%주희국%두효걸
任意波形发生器%现场可编程门阵列%直接数字频率合成%FIR滤波器
任意波形髮生器%現場可編程門陣列%直接數字頻率閤成%FIR濾波器
임의파형발생기%현장가편정문진렬%직접수자빈솔합성%FIR려파기
提出了一种基于FPGA(现场可编程门阵列)采用DDS(直接数字频率合成器)技术的任意波形发生器设计方案.该方案的硬件电路以FPGA为核心器件,辅以D/A转换器、程控放大和人机接口电路构成.其中FPGA内部控制电路采用8051单片机软核为核心进行设计,信号合成电路采用VHDL语言设计数控振荡器实现.低通滤波器为采用窗函数法设计的16阶线性FIR数字滤波器.
提齣瞭一種基于FPGA(現場可編程門陣列)採用DDS(直接數字頻率閤成器)技術的任意波形髮生器設計方案.該方案的硬件電路以FPGA為覈心器件,輔以D/A轉換器、程控放大和人機接口電路構成.其中FPGA內部控製電路採用8051單片機軟覈為覈心進行設計,信號閤成電路採用VHDL語言設計數控振盪器實現.低通濾波器為採用窗函數法設計的16階線性FIR數字濾波器.
제출료일충기우FPGA(현장가편정문진렬)채용DDS(직접수자빈솔합성기)기술적임의파형발생기설계방안.해방안적경건전로이FPGA위핵심기건,보이D/A전환기、정공방대화인궤접구전로구성.기중FPGA내부공제전로채용8051단편궤연핵위핵심진행설계,신호합성전로채용VHDL어언설계수공진탕기실현.저통려파기위채용창함수법설계적16계선성FIR수자려파기.
