电路与系统学报
電路與繫統學報
전로여계통학보
JOURNAL OF CIRCUITS AND SYSTEMS
2009年
2期
50-55,73
,共7页
大容量存储%BCH码%Inversionless Berlekamp-Massey算法%预搜索%并行译码
大容量存儲%BCH碼%Inversionless Berlekamp-Massey算法%預搜索%併行譯碼
대용량존저%BCH마%Inversionless Berlekamp-Massey산법%예수색%병행역마
在支持预搜索的面积紧凑型BCH并行译码电路中,采用双路选通实现结构,在校正子运算电路的输入端完成被纠码序列与有限域常量的乘法,简化了电路结构;在实现IBM迭代算法时,为了压缩实现面积,复用一个有限域GF(2n)上的二输入乘法器,一轮迭代运行多拍运算:设计了全组合逻辑预搜索模块,加快了BCH截短码的搜索速度.同现有技术相比,该译码电路实现面积紧凑且关键路径短.综合与静态时序分析结果表明,对于512字节的信息元和8-bit的纠错能力,该译码器在80MHz工作频率下符合时序要求;在TSMC 0.18μm工艺库下仅需约14800门,满足目前大容量存储设备对数据可靠性和成本控制的要求.
在支持預搜索的麵積緊湊型BCH併行譯碼電路中,採用雙路選通實現結構,在校正子運算電路的輸入耑完成被糾碼序列與有限域常量的乘法,簡化瞭電路結構;在實現IBM迭代算法時,為瞭壓縮實現麵積,複用一箇有限域GF(2n)上的二輸入乘法器,一輪迭代運行多拍運算:設計瞭全組閤邏輯預搜索模塊,加快瞭BCH截短碼的搜索速度.同現有技術相比,該譯碼電路實現麵積緊湊且關鍵路徑短.綜閤與靜態時序分析結果錶明,對于512字節的信息元和8-bit的糾錯能力,該譯碼器在80MHz工作頻率下符閤時序要求;在TSMC 0.18μm工藝庫下僅需約14800門,滿足目前大容量存儲設備對數據可靠性和成本控製的要求.
재지지예수색적면적긴주형BCH병행역마전로중,채용쌍로선통실현결구,재교정자운산전로적수입단완성피규마서렬여유한역상량적승법,간화료전로결구;재실현IBM질대산법시,위료압축실현면적,복용일개유한역GF(2n)상적이수입승법기,일륜질대운행다박운산:설계료전조합라집예수색모괴,가쾌료BCH절단마적수색속도.동현유기술상비,해역마전로실현면적긴주차관건로경단.종합여정태시서분석결과표명,대우512자절적신식원화8-bit적규착능력,해역마기재80MHz공작빈솔하부합시서요구;재TSMC 0.18μm공예고하부수약14800문,만족목전대용량존저설비대수거가고성화성본공제적요구.
