小型微型计算机系统
小型微型計算機繫統
소형미형계산궤계통
MINI-MICRO SYSTEMS
2005年
6期
1113-1117
,共5页
冯海涛%王永纲%石江涛%颜天信%王砚方
馮海濤%王永綱%石江濤%顏天信%王硯方
풍해도%왕영강%석강도%안천신%왕연방
RISC微处理器设计%指令集%调试
RISC微處理器設計%指令集%調試
RISC미처리기설계%지령집%조시
CPU"软核"可以根据实际应用需要进行剪裁,因而CPU软核设计是SoC设计实现的重要部分.在FPGA内部设计和调试完全嵌入式的整数微处理器软核,不仅涉及到通常CPU必需的算术逻辑累加器、寄存器堆、指令缓冲、跳转计数、指令集及指令编译等方面的设计实现,还要针对FPGA内部的结构特点对设计进行分析优化,例如流水线结构的选择、关键路径延迟的折衷平衡以及整体调试等.在Virtex1000FG680-4FPGA上设计实现的32位RISC整数微处理器,运行时钟频率可达30MHz,实现150条指令,占用FPGA逻辑资源7%.
CPU"軟覈"可以根據實際應用需要進行剪裁,因而CPU軟覈設計是SoC設計實現的重要部分.在FPGA內部設計和調試完全嵌入式的整數微處理器軟覈,不僅涉及到通常CPU必需的算術邏輯纍加器、寄存器堆、指令緩遲、跳轉計數、指令集及指令編譯等方麵的設計實現,還要針對FPGA內部的結構特點對設計進行分析優化,例如流水線結構的選擇、關鍵路徑延遲的摺衷平衡以及整體調試等.在Virtex1000FG680-4FPGA上設計實現的32位RISC整數微處理器,運行時鐘頻率可達30MHz,實現150條指令,佔用FPGA邏輯資源7%.
CPU"연핵"가이근거실제응용수요진행전재,인이CPU연핵설계시SoC설계실현적중요부분.재FPGA내부설계화조시완전감입식적정수미처리기연핵,불부섭급도통상CPU필수적산술라집루가기、기존기퇴、지령완충、도전계수、지령집급지령편역등방면적설계실현,환요침대FPGA내부적결구특점대설계진행분석우화,례여류수선결구적선택、관건로경연지적절충평형이급정체조시등.재Virtex1000FG680-4FPGA상설계실현적32위RISC정수미처리기,운행시종빈솔가체30MHz,실현150조지령,점용FPGA라집자원7%.
