科学技术与工程
科學技術與工程
과학기술여공정
SCIENCE TECHNOLOGY AND ENGINEERING
2007年
9期
2060-2063,2068
,共5页
CPLD%脉冲宽度调制(PWM)%ISA总线%死区
CPLD%脈遲寬度調製(PWM)%ISA總線%死區
CPLD%맥충관도조제(PWM)%ISA총선%사구
针对以往的用CPLD来设计PWM时存在的对死区时间的错误理解,介绍了一种基于复杂可编程逻辑器件(CPLD)的工程适用脉冲宽度调制(PWM)电路设计,源代码用VHDL语言编写,该电路能根据十六位输入数据产生精确的占空比可调的PWM信号,具有死区时间可调、接口简单、资源耗费少、精度高等优点.
針對以往的用CPLD來設計PWM時存在的對死區時間的錯誤理解,介紹瞭一種基于複雜可編程邏輯器件(CPLD)的工程適用脈遲寬度調製(PWM)電路設計,源代碼用VHDL語言編寫,該電路能根據十六位輸入數據產生精確的佔空比可調的PWM信號,具有死區時間可調、接口簡單、資源耗費少、精度高等優點.
침대이왕적용CPLD래설계PWM시존재적대사구시간적착오리해,개소료일충기우복잡가편정라집기건(CPLD)적공정괄용맥충관도조제(PWM)전로설계,원대마용VHDL어언편사,해전로능근거십육위수입수거산생정학적점공비가조적PWM신호,구유사구시간가조、접구간단、자원모비소、정도고등우점.