计算机工程
計算機工程
계산궤공정
COMPUTER ENGINEERING
2011年
18期
249-251
,共3页
娄建安%崔新风%张之武%褚杰
婁建安%崔新風%張之武%褚傑
루건안%최신풍%장지무%저걸
外部演化%同步时序电路%电路仿真%硬件描述语言%进化策略
外部縯化%同步時序電路%電路倣真%硬件描述語言%進化策略
외부연화%동보시서전로%전로방진%경건묘술어언%진화책략
时序电路存在反馈环,不便于电路描述和软件仿真,很难进行演化.为此,以D触发器和逻辑门为基本单元,构建描述时序电路的全向连接电路网络模型.建立电路编码、电路拓扑与硬件描述语言(HDL)代码文件之间的映射关系,设计由电路编码获取相应HDL代码的方法,利用批处理技术实现电路评估过程的自动运行.四倍分频器电路演化实验结果验证了该方法的可行性与有效性.
時序電路存在反饋環,不便于電路描述和軟件倣真,很難進行縯化.為此,以D觸髮器和邏輯門為基本單元,構建描述時序電路的全嚮連接電路網絡模型.建立電路編碼、電路拓撲與硬件描述語言(HDL)代碼文件之間的映射關繫,設計由電路編碼穫取相應HDL代碼的方法,利用批處理技術實現電路評估過程的自動運行.四倍分頻器電路縯化實驗結果驗證瞭該方法的可行性與有效性.
시서전로존재반궤배,불편우전로묘술화연건방진,흔난진행연화.위차,이D촉발기화라집문위기본단원,구건묘술시서전로적전향련접전로망락모형.건립전로편마、전로탁복여경건묘술어언(HDL)대마문건지간적영사관계,설계유전로편마획취상응HDL대마적방법,이용비처리기술실현전로평고과정적자동운행.사배분빈기전로연화실험결과험증료해방법적가행성여유효성.
