电路与系统学报
電路與繫統學報
전로여계통학보
JOURNAL OF CIRCUITS AND SYSTEMS
2005年
3期
89-92
,共4页
荆明娥%周电%马晓华%马佩军%郝跃
荊明娥%週電%馬曉華%馬珮軍%郝躍
형명아%주전%마효화%마패군%학약
均匀试验设计%响应表面方法(RSM)%参数成品率%统计和优化
均勻試驗設計%響應錶麵方法(RSM)%參數成品率%統計和優化
균균시험설계%향응표면방법(RSM)%삼수성품솔%통계화우화
本文给出了一种基于均匀试验设计的响应表面模型,同时得到该模型在VLSI集成电路参数成品率中的优化方法.本方法首先对电路的关键参数进行扫描,确定满足电路基本性能时的参数变化范围.在此范围内,可对电路参数进行以数论方法为基础的均匀试验设计和建立响应表面.对拟合得到的响应表面模型进行CV拟合检验,求出最佳的电路设计值.本方法适用于集成电路的工艺、器件和电路级的模拟.
本文給齣瞭一種基于均勻試驗設計的響應錶麵模型,同時得到該模型在VLSI集成電路參數成品率中的優化方法.本方法首先對電路的關鍵參數進行掃描,確定滿足電路基本性能時的參數變化範圍.在此範圍內,可對電路參數進行以數論方法為基礎的均勻試驗設計和建立響應錶麵.對擬閤得到的響應錶麵模型進行CV擬閤檢驗,求齣最佳的電路設計值.本方法適用于集成電路的工藝、器件和電路級的模擬.
본문급출료일충기우균균시험설계적향응표면모형,동시득도해모형재VLSI집성전로삼수성품솔중적우화방법.본방법수선대전로적관건삼수진행소묘,학정만족전로기본성능시적삼수변화범위.재차범위내,가대전로삼수진행이수론방법위기출적균균시험설계화건립향응표면.대의합득도적향응표면모형진행CV의합검험,구출최가적전로설계치.본방법괄용우집성전로적공예、기건화전로급적모의.
