半导体技术
半導體技術
반도체기술
SEMICONDUCTOR TECHNOLOGY
2010年
9期
913-917
,共5页
第二代电流传输器%第三代电流传输器%轨对轨%带通滤波器
第二代電流傳輸器%第三代電流傳輸器%軌對軌%帶通濾波器
제이대전류전수기%제삼대전류전수기%궤대궤%대통려파기
采用TSMC 0.35 μm工艺参数,基于多输出端第二代电流传输器(MOCCⅡ)提出了一种新型CCⅢ电路,电路采用轨对轨的输入结构,有效地提高了信号摆幅;通过电路内部晶体管提供偏置,达到了减少芯片面积和降低功耗的目的.HSPICE仿真结果表明,在±1V供电电压下,该CCⅢ的电压跟随误差为0.06 dB,-3 dB带宽为434.3 MHz;端口Y与X之间的电流跟随误差为0.06 dB,-3 dB带宽为381.2 MHz;端口Z+与X之间的电流跟随误差为0.02 dB,-3 dB带宽为334.1 MHz;端口Z-与X之间的电流跟随误差为0.05 dB,-3 dB带宽为665.8 MHz;整体电路的功耗为2.133 mW.据CCⅢ电路设计了一种电流模式带通二阶滤波器,结果与理论值较吻合.
採用TSMC 0.35 μm工藝參數,基于多輸齣耑第二代電流傳輸器(MOCCⅡ)提齣瞭一種新型CCⅢ電路,電路採用軌對軌的輸入結構,有效地提高瞭信號襬幅;通過電路內部晶體管提供偏置,達到瞭減少芯片麵積和降低功耗的目的.HSPICE倣真結果錶明,在±1V供電電壓下,該CCⅢ的電壓跟隨誤差為0.06 dB,-3 dB帶寬為434.3 MHz;耑口Y與X之間的電流跟隨誤差為0.06 dB,-3 dB帶寬為381.2 MHz;耑口Z+與X之間的電流跟隨誤差為0.02 dB,-3 dB帶寬為334.1 MHz;耑口Z-與X之間的電流跟隨誤差為0.05 dB,-3 dB帶寬為665.8 MHz;整體電路的功耗為2.133 mW.據CCⅢ電路設計瞭一種電流模式帶通二階濾波器,結果與理論值較吻閤.
채용TSMC 0.35 μm공예삼수,기우다수출단제이대전류전수기(MOCCⅡ)제출료일충신형CCⅢ전로,전로채용궤대궤적수입결구,유효지제고료신호파폭;통과전로내부정체관제공편치,체도료감소심편면적화강저공모적목적.HSPICE방진결과표명,재±1V공전전압하,해CCⅢ적전압근수오차위0.06 dB,-3 dB대관위434.3 MHz;단구Y여X지간적전류근수오차위0.06 dB,-3 dB대관위381.2 MHz;단구Z+여X지간적전류근수오차위0.02 dB,-3 dB대관위334.1 MHz;단구Z-여X지간적전류근수오차위0.05 dB,-3 dB대관위665.8 MHz;정체전로적공모위2.133 mW.거CCⅢ전로설계료일충전류모식대통이계려파기,결과여이론치교문합.
