CAJ | 학술논문

基于Alcatel的0.35 μm标准CMOS工艺（VT＝0.65 V），模拟实现了工作电压低达1.8 V、电压增益偏差仅为3％（整个输入共模偏置电压范围内）的运算放大器；电路的设计也避免了差分输入对中PMOS管和NMOS管的W／L的严格匹配，增强了电路对工艺的坚固性。对输入差分对偏置电流的控制电路、差分输入对的有源负载和AB类Rail-to-Rail输出级进行了整体考虑，确保电压增益恒定的新型结构，使该运放在2 V电源电压下，电压增益达到80 dB（10 kΩ电阻和10 pF电容并联负载），单位增益带宽为12 MHz，相位裕量72°。
기우Alcatel적0.35 μm표준CMOS공예（VT＝0.65 V），모의실현료공작전압저체1.8 V、전압증익편차부위3％（정개수입공모편치전압범위내）적운산방대기；전로적설계야피면료차분수입대중PMOS관화NMOS관적W／L적엄격필배，증강료전로대공예적견고성。대수입차분대편치전류적공제전로、차분수입대적유원부재화AB류Rail-to-Rail수출급진행료정체고필，학보전압증익항정적신형결구，사해운방재2 V전원전압하，전압증익체도80 dB（10 kΩ전조화10 pF전용병련부재），단위증익대관위12 MHz，상위유량72°。