微型机与应用
微型機與應用
미형궤여응용
MICROCOMPUTER & ITS APPLICATIONS
2012年
5期
26-28
,共3页
SM3%迭代方式%循环展开方式%FPGA%VHDL
SM3%迭代方式%循環展開方式%FPGA%VHDL
SM3%질대방식%순배전개방식%FPGA%VHDL
SM3%iterative way%circle-unroll way%FPGA%VHDL
在分析SM3算法的基础上详细介绍了目前Hash函数的4种硬件实现策略．同时给出了迭代方式和基于充分利用时钟周期的循环展开方式下的FPGA实现。该循环展开方式有效地减少了一半的工作时钟数和11％的运算时间，吞吐量提高了11％，且占用的硬件资源较少。
在分析SM3算法的基礎上詳細介紹瞭目前Hash函數的4種硬件實現策略．同時給齣瞭迭代方式和基于充分利用時鐘週期的循環展開方式下的FPGA實現。該循環展開方式有效地減少瞭一半的工作時鐘數和11％的運算時間，吞吐量提高瞭11％，且佔用的硬件資源較少。
재분석SM3산법적기출상상세개소료목전Hash함수적4충경건실현책략．동시급출료질대방식화기우충분이용시종주기적순배전개방식하적FPGA실현。해순배전개방식유효지감소료일반적공작시종수화11％적운산시간，탄토량제고료11％，차점용적경건자원교소。
This paper introduces four ways of the Hash function hardware implemention based on the SM3 algorithm and the iterative way. And FPGA realization is given based on the sufficient use of the clock cycle circle-unroll way. This circle-unroll way availably reduces the number of work clock cycle into half and 11% operation times consumption, improves 11% throughput and occupies little hardware resource.
