微电子学
微電子學
미전자학
MICROELECTRONICS
2002年
4期
245-248,252
,共5页
算术编码器%FPGA%JPEG2000%图像压缩
算術編碼器%FPGA%JPEG2000%圖像壓縮
산술편마기%FPGA%JPEG2000%도상압축
研究了JPEG2000标准中算术编码器的硬件实现问题,提出了一种适合VLSI实现的结构,并在FPGA上对其进行了仿真验证.该设计使用Verilog语言在RTL级描述;并以Altera FLEX10K100-3为基础,在Maxplus II下完成综合及后仿真.综合得到的器件面积利用率16%,最高工作时钟31.4 MHz.分析表明,这种结构能够满足JPEG2000系统对512×512的灰度图像数据进行实时处理的要求.
研究瞭JPEG2000標準中算術編碼器的硬件實現問題,提齣瞭一種適閤VLSI實現的結構,併在FPGA上對其進行瞭倣真驗證.該設計使用Verilog語言在RTL級描述;併以Altera FLEX10K100-3為基礎,在Maxplus II下完成綜閤及後倣真.綜閤得到的器件麵積利用率16%,最高工作時鐘31.4 MHz.分析錶明,這種結構能夠滿足JPEG2000繫統對512×512的灰度圖像數據進行實時處理的要求.
연구료JPEG2000표준중산술편마기적경건실현문제,제출료일충괄합VLSI실현적결구,병재FPGA상대기진행료방진험증.해설계사용Verilog어언재RTL급묘술;병이Altera FLEX10K100-3위기출,재Maxplus II하완성종합급후방진.종합득도적기건면적이용솔16%,최고공작시종31.4 MHz.분석표명,저충결구능구만족JPEG2000계통대512×512적회도도상수거진행실시처리적요구.
