电子与封装
電子與封裝
전자여봉장
EIECTRONICS AND PACKAGING
2008年
7期
31-33,42
,共4页
非易失性存储器%电可擦除只读存储器%CMOS工艺%嵌入EEPROM
非易失性存儲器%電可抆除隻讀存儲器%CMOS工藝%嵌入EEPROM
비역실성존저기%전가찰제지독존저기%CMOS공예%감입EEPROM
电可擦除只读存储器是非易失性存储器.文章介绍了高兼容常规CMOS工艺的一种嵌入式电可擦除只读存储器设计与工艺技术,对电可擦除只读存储器单元、高压MOS器件的结构与技术进行了研究.研究结果表明,我们设计的0.8μ m电可擦除只读存储器单元Vpp电压在13V～15V之间能够正常工作,擦写时间小于500μs,读出电流大于160μA/μm;在普通CMOS工艺基础上增加了BN+埋层、隧道窗口工艺,成功应用于含嵌入电可擦除只读存储器的可编程电路的设计与制造.
電可抆除隻讀存儲器是非易失性存儲器.文章介紹瞭高兼容常規CMOS工藝的一種嵌入式電可抆除隻讀存儲器設計與工藝技術,對電可抆除隻讀存儲器單元、高壓MOS器件的結構與技術進行瞭研究.研究結果錶明,我們設計的0.8μ m電可抆除隻讀存儲器單元Vpp電壓在13V～15V之間能夠正常工作,抆寫時間小于500μs,讀齣電流大于160μA/μm;在普通CMOS工藝基礎上增加瞭BN+埋層、隧道窗口工藝,成功應用于含嵌入電可抆除隻讀存儲器的可編程電路的設計與製造.
전가찰제지독존저기시비역실성존저기.문장개소료고겸용상규CMOS공예적일충감입식전가찰제지독존저기설계여공예기술,대전가찰제지독존저기단원、고압MOS기건적결구여기술진행료연구.연구결과표명,아문설계적0.8μ m전가찰제지독존저기단원Vpp전압재13V～15V지간능구정상공작,찰사시간소우500μs,독출전류대우160μA/μm;재보통CMOS공예기출상증가료BN+매층、수도창구공예,성공응용우함감입전가찰제지독존저기적가편정전로적설계여제조.
